Energiespeicher: Kondensator

• Zwei Gegenüberliegende Metallplatten; Dazwischen Luft
• Durch anliegende Spannung werden Ladungsteilchen der Luft an entsprechende Metallplatten gedrückt; Nach kurzer Zeit fließt kein Strom mehr.
• Speichert Energie verlustfrei ABER beim laden/entladen entsteht Verlustleistung über den Ladewiderstand.

Kapazität (Gemessen in ‚Farad‘):

Feldeffekttransistor (MOSFET)

Anwendung in CMOS Logikschaltungen

Anschlüsse

• Drain: Stromabfluss / Ground
• Gate: Steueranschluss des Schalters
• Source: Stromquelle / Pluspol

Bauform

• P oder N Kanal:
  • P-Kanal: Pfeil in Positive Richtung
    • Strom fließt von Source zu Drain
    • Reagiert auf negative Spannung zwischen Source & Gate
  • N-Kanal: Pfeil in negative Richtung
    • Strom fließt von Drain zu Source
    • Reagiert auf positive Spannung zwischen Source & Gate
• ‚Normal leitend‘ oder ‚Normal sperrend‘
  • Leitend: Durchgezogene Linie
    • Ohne Gatespannung Stromfluss
  • Sperrend: Unterbrochene / Gestrichelte Linie
    • Ohne Gatespannung kein Stromfluss

SRAM & DRAM (Flüchtige Speicher)

SRAM: Static Random Access Memory

• Schneller Speicher – Kleine Kapazität
  • Cache
• Verwendet Transistoren und Latches
• Benötigt kein Auffrischen zur Vermeidung von Datenverlust
• Niedrige Packungsdichte

DRAM: Dynamic Random Access Memory

• Langsamer Speicher – Große Kapazität
  • PC-Hauptspeicher
• Verwendet Kondensatoren und wenige Transistoren
• Hohe Packungsdichte

CMOS

Verlustleistung: Im statischen Zustand fast keine Verlustleisstung -> Beim Umschalten kurzer Stromfluss durch Umladen der Transistoren

• Proportional zur Frequenz

Aufbau

NAND-Aufbau

NOR-Aufbau

Schaltwerke (Signalspeicher)

Nichtgetaktete Flip-Flops (Latches)

RS-Flip-Flop

Zwei Eingänge

• Setzen
• Rücksetzen

Zwei Ausgänge

• Normal
• Invertiert

Wenn ausschließlich Setzen aktiv -> Ausgang ist 1

Wenn ausschließlich Rücksetzen aktiv -> Ausgang ist 0

Wenn kein Eingang aktiv -> Letzter Zustand wird beibehalten

Wenn beide aktiv -> Verbotener Zustand (nicht definiert)

Getaktete Flip-Flops

Getaktetes RS-Flip-Flop

Wie ungetaktetes RS-Flip-Flop, bis auf:

• Getaktetes RS-FF hat einen zusätzlichen Clock-Eingang.
• Die Eingänge R & S werden erst wirksam, wenn Clock 1 ist (aufwärts Flanke)

D-Flip-Flop

Erweiterung des getakteten RS-Flip-Flop

• Rücksetz-Eingang entfällt und ist stattdessen immer das Gegenteil vom Setz-Eingang
  • Damit schließt man den verbotenen Zustand des RS-Flip-Flop aus.
• Eingänge sind demnach nur noch D (Setzen) und ein Clock
• Wenn Clock 1: Dann Ausgang = D und neg. Ausgang = neg. D
• Wenn Clock 0: Vorheriger Zustand wird verwendet.

JK-Flip-Flop (Einflankengesteuert)

• Basiert auf getaktetem RS-Flip-Flop
• Zustände der Eingänge werden bei pos. Flange evaluiert & realisiert
  • Verhält sich bei Zuständen, bei denen J o. K jeweils das Gegenteil sind wie RS-Flip-Flop
  • Sind J u. K 0 wird der vorherige Zustand beibehalten
  • Sind J u. K 1 wird der vorherige Zustand invertiert (Toggeln)
    • Schließt den verbotenen Zustand des RS-Flip-Flop aus

T-Flip-Flop

• Basiert auf JK-Flip-Flop
• Kann nur Toggeln und Speichern
• J und K sind immer gleich
  • Demnach nur ein Eingang und eine Clock
• Bei 0 wird der Zustand beibehalten, bei 1 invertiert

JK-Master-Slave-Flip-Flop (Zweiflankengesteuert)

• Besteht aus 2 JK-Flip-Flops; Master und Slave
• Eingänge J u. K werden bei pos. Flanke evaluiert; bei neg. Flanke realisiert
  • Master: reagiert auf pos. Flanke
  • Slave: reagiert auf neg. Flanke (Clock negiert)
• Ausgang des Masters ist Eingang des Slaves; Clock ist identisch

Synchron- & Asynchronzähler

Asynchronzähler

• Gatterlaufzeit (Zeit die ein Gatter zum umschalten braucht) addiert sich
  • Ausgänge sind nicht konsistent!
• Einfachere Schaltung

Synchronzähler

• Alle haben den gleichen Takt
  • Gatterlaufzeit immer identisch
• Kompliziertere Schaltung